Chiplet là gì? Phân biệt giữa sự thật và những lời thổi phồng 2025

Hiện nay, ngành công nghiệp bán dẫn đang rộ lên những bàn tán sôi nổi xoay quanh công nghệ chiplet – các khuôn silicon trần được thiết kế để kết hợp cùng những khuôn khác trong một thiết bị đóng gói duy nhất. Nhiều công ty đã bắt đầu lên kế hoạch cho các thiết kế dựa trên chiplet, hay còn gọi là hệ thống đa khuôn (multi-die systems). Tuy vậy, vẫn còn nhiều điều chưa rõ ràng: thiết kế kiến trúc chiplet thực sự đòi hỏi gì, công nghệ nào đã sẵn sàng để sử dụng, và những đổi mới nào đang ở phía trước.

Để công nghệ chiplet có thể được ứng dụng rộng rãi, việc hiểu rõ kỹ thuật nền tảng và hệ sinh thái hỗ trợ là điều bắt buộc. Khi công nghệ này tiếp tục phát triển, chiplet được kỳ vọng sẽ là giải pháp đầy hứa hẹn cho nhiều lĩnh vực: từ máy tính hiệu năng cao (HPC), gia tốc AI, đến thiết bị di động và hệ thống điện tử ô tô.

Cho đến gần đây, các vi mạch tích hợp (IC), vi mạch chuyên dụng (ASIC), sản phẩm chuẩn chuyên biệt (ASSP), hay các hệ thống trên chip (SoC) đều được thiết kế theo kiểu đơn khối (monolithic) – nghĩa là tất cả được xây dựng trên một khuôn silicon duy nhất, sau đó đóng gói trong một vỏ riêng biệt. Tùy theo ngữ cảnh sử dụng, thuật ngữ “chip” có thể chỉ khuôn silicon trần hoặc cả linh kiện sau khi đóng gói.

Tuy nhiên, việc thiết kế các vi mạch đơn khối đang ngày càng trở nên tốn kém và khó mở rộng. Giải pháp là phân tách thiết kế thành nhiều chip nhỏ hơn, gọi là chiplet, sau đó gắn chúng trên một nền tảng chung (substrate) và đóng gói lại trong một bộ vỏ duy nhất. Toàn bộ cụm này tạo thành một hệ thống đa khuôn (multi-die system).

Từ nền tảng đó, các ví dụ dưới đây minh họa cách mà kiến trúc chiplet đang được triển khai thực tế:

• Tách biệt I/O và logic: Đây là mô hình mà phần xử lý logic số được chế tạo bằng công nghệ tiến tiến nhất, trong khi các khối I/O như mạch thu phát hoặc giao tiếp bộ nhớ lại được đẩy sang các chiplet sử dụng công nghệ cũ hơn, tiết kiệm chi phí hơn. Cách làm này đang được một số nhà sản xuất SoC và FPGA cao cấp áp dụng để tối ưu hóa giữa hiệu năng và chi phí.
• Vượt giới hạn reticle: Khi một thiết kế vượt quá giới hạn reticle (~850 mm²), các kỹ sư buộc phải chia nhỏ khuôn. Ví dụ, GPU Blackwell B200 của Nvidia sử dụng thiết kế hai chiplet, mỗi chip khoảng 800 mm², và được kết nối với nhau bằng liên kết tốc độ 10 terabyte/giây để hoạt động như một GPU thống nhất.
• Kiến trúc đồng nhất đa khuôn (Homogeneous multi-die): Tích hợp nhiều khuôn giống nhau (hoặc tương tự về chức năng như CPU, GPU, NPU…) trên cùng một gói, hoặc thông qua lớp kết nối trung gian gọi là interposer – tương tự như PCB nhưng có mật độ cao hơn rất nhiều và thường được chế tạo bằng kỹ thuật quang khắc trên silicon. Phương pháp này giúp mở rộng hiệu suất và thông lượng vượt qua giới hạn vật lý và kinh tế của thiết kế đơn khối, vốn bị ràng buộc bởi giới hạn reticle và tỷ lệ lỗi khi khuôn lớn.
• Phân rã chức năng (Functional Disaggregation): Đây là mô hình thường được nhắc tới nhất khi nói về chiplet. Mỗi chức năng trong hệ thống được tách riêng thành một khuôn riêng biệt và chế tạo bằng công nghệ phù hợp nhất về chi phí – điện năng – hiệu suất.

Ví dụ, khối RF có thể chế tạo bằng công nghệ 28nm, các bộ ADC/DAC bằng 16nm, lõi logic số bằng 3nm. Các SRAM lớn có thể dùng tiến trình 7nm hoặc 5nm, vì bộ nhớ RAM thường không thu nhỏ hiệu quả ở những tiến trình siêu mảnh.

Có nhiều lý do khiến các công ty đang lên kế hoạch chuyển sang – hoặc đã chuyển sang – sử dụng kiến trúc dựa trên chiplet. Các lý do nổi bật bao gồm:

• Chiplet cho phép xây dựng những thiết kế có quy mô lớn hơn so với những gì có thể thực hiện trên một khuôn silicon đơn lẻ.
• Kích thước khuôn nhỏ hơn giúp cải thiện tỷ lệ thành phẩm (yield), từ đó giảm chi phí sản xuất tổng thể.
• Chiplet cho phép kết hợp linh hoạt các phần tử xử lý ưu việt nhất, chẳng hạn như CPU, GPU, NPU và các bộ gia tốc phần cứng khác, cùng với bộ nhớ tích hợp trong gói (in-package memory), bộ điều khiển giao tiếp và điều khiển bộ nhớ ngoài.
• Hệ thống đa khuôn (multi-die) có thể triển khai theo dạng đồng nhất (nhiều phần tử xử lý giống nhau để tăng khả năng mở rộng) hoặc dị thể (nhiều thành phần khác nhau, mỗi phần được tối ưu theo công nghệ phù hợp nhất với chức năng của nó).
• Kiến trúc mô-đun dựa trên chiplet giúp thúc đẩy thiết kế theo nền tảng (platform-based), đồng thời tăng khả năng tái sử dụng thiết kế, rút ngắn thời gian phát triển sản phẩm mới.

Dù lợi ích là rõ ràng, kiến trúc chiplet vẫn đang đối mặt với nhiều thách thức cần giải quyết trước khi có thể được áp dụng rộng rãi. Trong khi các chuẩn giao tiếp như PCIe đã rất phổ biến, thì các chuẩn giao tiếp die-to-die (D2D) như UCIe và CXL vẫn đang trong quá trình hoàn thiện, và việc các bên trong ngành cùng áp dụng còn thiếu đồng đều.

Đồng thời, việc tích hợp nhiều chiplet theo một bộ chuẩn thống nhất vẫn đang là một quá trình phát triển, khiến việc xây dựng các hệ thống có khả năng tương thích cao trở nên phức tạp hơn.

Bên cạnh đó, giao tiếp hiệu quả giữa các die cần đảm bảo độ trễ thấp và băng thông cao trên nhiều giao diện vật lý khác nhau. Các bản đồ thanh ghi và không gian địa chỉ – vốn từng chỉ cần hoạt động trên một die đơn – giờ phải được mở rộng ra toàn bộ các chiplet. Các giao thức đảm bảo tính nhất quán (như AMBA CHI) cũng phải hoạt động xuyên suốt nhiều die, khiến việc tích hợp và xác minh toàn hệ thống trở nên đầy thách thức.

Để hiểu rõ hơn về tầm nhìn dài hạn cho các hệ thống dựa trên chiplet, hãy xem cách mà các thiết kế bo mạch (board-level) hiện nay được thực hiện. Thông thường, nhóm thiết kế sẽ chọn các linh kiện có sẵn trên thị trường từ các nhà phân phối như Avnet, Arrow, DigiKey, Mouser… Các linh kiện này tuân thủ các giao thức chuẩn trong ngành như I²C, SPI, hay MIPI, nên việc kết nối và tích hợp khá dễ dàng.

Tương tự, trong thiết kế SoC hiện nay, một vi mạch nguyên khối (monolithic IC) thường được xây dựng bằng cách mua license các IP mềm (soft IP) từ nhiều nhà cung cấp uy tín, kết hợp với các IP độc quyền do nhóm phát triển nội bộ tạo ra để tạo sự khác biệt. Tất cả các IP này sau đó sẽ được tích hợp, kiểm tra, và triển khai lên khuôn bán dẫn.

Mục tiêu dài hạn với chiplet là xây dựng một hệ sinh thái chiplet hoàn chỉnh: nhóm thiết kế có thể chọn các chiplet có sẵn từ các bên thứ ba uy tín – giống như chọn linh kiện bo mạch – và các chiplet này đã được kiểm thử sẵn với các IP xác minh “vàng” được công nhận toàn ngành. Điều này sẽ cho phép tích hợp các chiplet sẵn có mà không cần kiểm tra lại toàn bộ trước khi sản xuất (tape-out).

Tất nhiên, nhóm thiết kế vẫn có thể phát triển một hoặc vài chiplet độc quyền riêng và xác minh theo cùng một quy trình chuẩn. Tuy nhiên, hệ sinh thái chiplet chuẩn hóa và đồng bộ như vậy sẽ cần thêm vài năm nữa mới trở thành hiện thực. Dù có các chuẩn như UCIe, thì bản thân chuẩn này vẫn chứa nhiều tùy chọn và biến thể, nên không thể đảm bảo rằng hai phiên bản UCIe khác nhau sẽ tương thích hoàn toàn, chưa kể đến những tầng giao thức cao hơn.

Mặc dù hệ sinh thái chiplet vẫn đang trong quá trình phát triển, một số công ty đã bắt đầu tạo ra các hệ thống đa khuôn (multi-die systems). Trong nhiều trường hợp, đây là những tập đoàn lớn như AMD, Intel và Nvidia, những đơn vị có thể kiểm soát toàn bộ quy trình phát triển, từ thiết kế đến đóng gói và xác minh hệ thống.

Với các công ty nhỏ hơn, chiến lược phổ biến là hợp tác cùng hai hoặc ba đối tác khác để xây dựng một hệ sinh thái “mini” riêng. Các công ty này thường tận dụng các tiêu chuẩn kết nối giữa các die (D2D) hiện có như UCIe, nhưng lại thiết kế thêm các giao thức riêng ở tầng cao hơn, đồng thời xác minh toàn bộ hệ thống chiplet trước khi đưa đi sản xuất (tape-out).

Hiện tại, nhiều nhà cung cấp công cụ thiết kế tự động (EDA) và IP đang phối hợp để phát triển các chuẩn, quy trình thiết kế (tool flows), và đặc biệt là các IP xác minh (Verification IP – VIP). Những công ty nổi bật trong nhóm này bao gồm Arteris, Cadence, Synopsys, Arm, cũng như các đơn vị dẫn đầu trong hệ sinh thái RISC-V như SiFive và Tenstorrent.

Có thể nói, hiện nay gần như mọi bên trong ngành bán dẫn đều đang “lên tàu” chiplet. Tuy nhiên, bên cạnh những kỳ vọng hợp lý, không ít công ty đang thổi phồng khả năng của chiplet, đưa ra những tuyên bố hấp dẫn nhưng khó hiện thực hóa. Một hệ sinh thái chiplet thực sự hoàn chỉnh có thể còn cách từ 5 đến 10 năm nữa mới trở thành hiện thực.

Tuy vậy, cả các tập đoàn lớn lẫn các công ty nhỏ hơn đều đã và đang tích cực thực hiện những thiết kế dựa trên chiplet ngay từ hôm nay.

https://bachkhoadientu.com/2025/07/cong-nghe-wafer-scale.html

https://www.bachkhoadientu.edu.vn/course/cho-thanh-chuyen-gia-kiem-dinh-linh-kien

https://www.bachkhoadientu.edu.vn/course/nghe-thuat-sua-nguon-xung